7 nm

Эта статья находится на начальном уровне проработки, в одной из её версий выборочно используется текст из источника, распространяемого под свободной лицензией
Материал из энциклопедии Руниверсалис

7 nm (рус. 7 нм) — маркетинговое название технологии для производства микросхем[1]. Основывается на технологии FinFET (fin field-effect transistor), разновидности технологии MOSFET с несколькими затворами. В Международном плане по развитию полупроводниковой технологии 7-нам-технологический процесс упомянут как технология MOSFET, следующая за 10-нанометровым процессом.

Микросхемы памяти SRAM на основе 7-нм технологического процесса (емкость 256 Мбит) были выпущены в июне 2016 г. фабрикой Taiwan Semiconductor Manufacturing Company (TSMC) под названием N7[2], второй стала Samsung с технологическим процессом 7LPP в 2018 году.[3] Первым 7-нм-мобильный процессор, предназначенный для массового использования на рынке, стал Apple A12 Bionic, он был объявлен на мероприятии Apple в сентябре 2018 года.[4] Хотя Huawei анонсировала свой собственный 7-нм процессор Kirin 980 еще до Apple, 31 августа 2018 года, A12 раньше поступил в продажу. Оба чипа производятся компанией TSMC.[5]

AMD выпустила свои процессоры «Rome» (EPYC 2) для серверов и центров обработки данных на техпроцессе TSMC N7[6], они содержат до 64 ядер, а также потребительские настольные процессоры «Matisse» с 16 ядрами и 32 потоками (вычислительные кристаллы выполнены на 7 нм, кристалл ввода-вывода на более крупном процессе). Серия Radeon RX 5000 также основана на технологическом процессе TSMC N7.

Появившись в 2009 году, термин «7 нм» стал коммерческим названием в маркетинговых целях[1], которое указывает на новые поколения технологических процессов без какого-либо отношения к реальным размерам транзисторов, шагу проводников или расстояниями между ними.[7][8][9] Для сравнения, 10-нм процессы TSMC и Samsung (10 LPE) находятся где-то между 14-нм и 10-нм процессами Intel по плотности транзисторов.

Иммерсионная литография в сравнении с EUV

Процесс Иммерсионный (≥ 275 пластин/ч)[10] EUV (1500 пластин в день)[11]
Слой с однократным паттернингом:

1 день на изготовление

6000 пластин в день 1500 пластин в день
Слой с дабл-паттернингом:

2 дня на изготовление

6000 пластин/2 дня 3000 пластин/2 дня
Слой с трипл-паттернингом:

3 дня на изготовление

6000 пластин/3 дня 4500 пластин/3 дня
Слой с квад-паттернингом:

4 дня на изготовление

6000 пластин/4 дня 6000 пластин/4 дня

Из-за того, что в настоящее время инструменты иммерсионной литографии работают быстрее, мультипаттернинг по-прежнему используется для большинства слоев. На слоях, требующих четырехкратного нанесения рисунка, производительность иммерсионной технологии сопоставима с EUV. Итого, иммерсионная технология часто производительнее даже при многократном нанесении рисунка.

7-нм технологические узлы и технологические предложения

Названия технологических узлов четырёх разных производителей (TSMC, Samsung, SMIC, Intel) частично продиктованы маркетингом и напрямую не связаны с каким-либо измеримым расстоянием на чипе: например, 7-нм узел TSMC похож по некоторым ключевым параметрам на запланированный Intel 10-нм узел (первоначальный вариант). Затем Intel улучшила техпроцес и переименовала самый совершенный из них, называемый ранее «10-нм усовершенствованный SuperFin», в «Intel 7» по маркетинговым соображениям.[12]

Поскольку использование EUV для процесса 7 нм все ещё очень ограниченно, мультипаттернинг по-прежнему сильно сказывается на стоимости и производительности; а EUV дополнительно усложняет процесс. Разрешение для большинства критических слоев по-прежнему достигается множественным нанесением рисунка. Например, для 7-нм Samsung, даже с одинарными слоями EUV с шагом 36 нм, слои с шагом 44 нм все равно требуют применения квад-паттернинга.[13]

7-нм-технологические процессы на рынке

Samsung TSMC Intel SMIC
Название процесса 7LPP[14][15] 6LPP[16] N7[17] N7P[18] N7+[19] N6 Intel 7[20] N+1 (>7 nm) N+2 (>7 nm) 7 nm EUV
Плотность транзисторов (MTр/мм2) 95,08–100,59[21][22] 112,79 91,2–96,5[23][24] 113,9[23] 114,2[25] 100,76–106,1 Неизвестно Неизвестно Неизвестно
Размер одной ячейки SRAM 0,0262 мкм2[14] Неизвестно 0,027 мкм2[14] Неизвестно Неизвестно Неизвестно Неизвестно Неизвестно Неизвестно
Шаг затвора транзистора 54 нм Неизвестно 54 нм Неизвестно Неизвестно 54 нм Неизвестно Неизвестно Неизвестно
Шаг ребра транзистора 27 нм Неизвестно — Неизвестно Неизвестно 34 нм Неизвестно Неизвестно Неизвестно
Высота ребра транзистора Неизвестна Неизвестно — Неизвестно Неизвестно 53 нм Неизвестно Неизвестно Неизвестно
Минимальный шаг металлических проводников 46 нм Неизвестно 40 нм <40 нм Неизвестно 30 нм Неизвестно Неизвестно Неизвестно
Объём применения EUV На металле с шагом 36 нм;[13]

20 % от общего набора слоев

Неизвестно Нет, используется self-aligned quad patterning (SAQP) 4 слоя 5 слоёв Нет. Интенсивно задействован SAQP Нет Нет Да (после N+2)
Скорость, ограниченная EUV 1500 пластин в день[11] Неизвестно — ~1000 пластин в день[26] Неизвестно — Неизвестно Неизвестно Неизвестно
Мультипаттернинг (≥ 2 масок на слое) Ребра транзисторов, гейты, переходные отверстия (дабл-паттернинг)[27],

металлический слой 1 (трипл-паттернинг)[27],

металл с шагом 44 нм (квад-паттернинг)[13]

Неизвестно Ребра транзисторов, гейты, контакты/переходные отверстия (квад-паттернинг)[28],

нижние 10 металлических слоёв

Так же, как N7, с уменьшением на четырёх EUV-слоях Так же, как N7, с уменьшением на пяти EUV-слоях Мультипаттернинг DUV Мультипаттернинг DUV Неизвестно
Статус выпуска 2018: опытное производство,

2019: производство

2020: производство 2017: опытное производство,

2018: производство[2]

2019: производство Да2018: опытное производство[2]

2019: производство

Да2020: опытное производство 2020:

производство

Да2021: производство[20] Апрель 2021: опытное производство, массовое производство неизвестно Конец 2021: опытное производство, тайное производство с июля 2021 года[29] Отложено из-за эмбарго США

Примечания

  1. ↑ 1,0 1,1 No More Nanometers (англ.) ?. EEJournal (23 июля 2020). Дата обращения: 15 ноября 2022.
  2. ↑ 2,0 2,1 2,2 tsmc. 7nm Technology (англ.) ?. tsmc.com.
  3. ↑ TSMC ramping up 7nm chip production (англ.). DIGITIMES. Дата обращения: 15 ноября 2022.
  4. ↑ Stephen Shankland. Apple's A12 Bionic CPU for the new iPhone XS is ahead of the industry moving to 7nm chip manufacturing tech (англ.). CNET. Дата обращения: 15 ноября 2022.
  5. ↑ Apple's A12 Bionic is the first 7-nanometer smartphone chip (англ.) ?. Engadget. Дата обращения: 15 ноября 2022.
  6. ↑ Ryan Smith. AMD “Rome” EPYC CPUs to Be Fabbed By TSMC. www.anandtech.com. Дата обращения: 15 ноября 2022.
  7. ↑ A Brief History of Process Node Evolution (англ.). Design And Reuse. Дата обращения: 15 ноября 2022.
  8. ↑ 14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists... - ExtremeTech. www.extremetech.com. Дата обращения: 15 ноября 2022.
  9. ↑ Usman Pirzada, Usman Pirzada. Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022 (англ.) ?. Wccftech (10 сентября 2016). Дата обращения: 15 ноября 2022.
  10. ↑ ASML products & services | Supplying the semiconductor industry (англ.). www.asml.com. Дата обращения: 15 ноября 2022.
  11. ↑ 11,0 11,1 Rick Merritt. Samsung Ramps 7nm EUV Chips. EE Times (17 октября 2018). Дата обращения: 15 ноября 2022.
  12. ↑ Intel Details Cannonlake's Advanced 10nm FinFET Node, Claims Full Generation Lead Over Rivals | HotHardware. web.archive.org (12 июня 2018). Дата обращения: 15 ноября 2022.
  13. ↑ 13,0 13,1 13,2 J. Kim et al., Proc. SPIE 10962, 1096204 (2019). (англ.) // SPIE. — 2019.
  14. ↑ 14,0 14,1 14,2 VLSI 2018: Samsung's 2nd Gen 7nm, EUV Goes HVM (англ.) ?. WikiChip Fuse (4 августа 2018). Дата обращения: 15 ноября 2022.
  15. ↑ Samsung Electronics Starts Production of EUV-based 7nm LPP Process (англ.). news.samsung.com. Дата обращения: 15 ноября 2022.
  16. ↑ Anton Shilov. Samsung Starts Mass Production at V1: A Dedicated EUV Fab for 7nm, 6nm, 5nm, 4nm, 3nm Nodes. www.anandtech.com. Дата обращения: 15 ноября 2022.
  17. ↑ Необходимо задать параметр title= в шаблоне {{cite news}}.
  18. ↑ David Schor. TSMC Talks 7nm, 5nm, Yield, And Next-Gen 5G And HPC Packaging (англ.) ?. WikiChip Fuse (28 июля 2019). Дата обращения: 15 ноября 2022.
  19. ↑ Rick Merritt. TSMC Goes Photon to Cloud. EE Times (4 октября 2018). Дата обращения: 15 ноября 2022.
  20. ↑ 20,0 20,1 Dr Ian Cutress. Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!. www.anandtech.com. Дата обращения: 15 ноября 2022.
  21. ↑ Scotten Jones. Can TSMC Maintain Their Process Technology Lead (англ.) ?. Semiwiki. Дата обращения: 15 ноября 2022.
  22. ↑ David Schor. Samsung 3nm GAAFET Enters Risk Production; Discusses Next-Gen Improvements (англ.) ?. WikiChip Fuse (5 июля 2022). Дата обращения: 15 ноября 2022.
  23. ↑ 23,0 23,1 Scotten Jones. TSMC and Samsung 5nm Comparison (англ.) ?. Semiwiki. Дата обращения: 15 ноября 2022.
  24. ↑ David Schor. N3E Replaces N3; Comes In Many Flavors (англ.) ?. WikiChip Fuse (4 сентября 2022). Дата обращения: 15 ноября 2022.
  25. ↑ David Schor. TSMC Announces 6-Nanometer Process (англ.) ?. WikiChip Fuse (16 апреля 2019). Дата обращения: 15 ноября 2022.
  26. ↑ Wayback Machine. web.archive.org (14 октября 2018). Дата обращения: 15 ноября 2022.
  27. ↑ 27,0 27,1 W. C. Jeong et al.  (англ.) // VLSI Technology. — 2017.
  28. ↑ Tom Dillinger. Top 10 Updates from the TSMC Technology Symposium, Part II (англ.) ?. Semiwiki. Дата обращения: 15 ноября 2022.
  29. ↑ Paul Alcorn last updated. China's SMIC Shipping 7nm Chips, Reportedly Copied TSMC's Tech (англ.). Tom's Hardware (21 июля 2022). Дата обращения: 15 ноября 2022.

Ссылки

Источник — https://xn--h1ajim.xn--p1ai/index.php?title=7_nm&oldid=11447472